环球头条：5V转3.3V电平的19种方法技巧

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的压差通常是 2.9-21.0V。要把【bǎ】 5V 可靠地转换为【wéi】 3.3V，就不能使【shǐ】用它们。压差为几百个毫伏的低压降 （Low Dropout， LDO）稳压器，是此类应用【yòng】的理想选择。图【tú】 9-21 是基本LDO 系统的框图【tú】，标【biāo】注【zhù】了相【xiàng】应的【de】电流。从图中可以看出， LDO 由四个主要部分组成：

(相关资料图)

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选择 LDO 时，重要的是要【yào】知道如何区【qū】分各种LDO。器【qì】件的静【jìng】态电流、封装大小和型号【hào】是【shì】重要【yào】的器件参【cān】数。根据【jù】具体应用来【lái】确定各种参数，将会得到最优的设计。

LDO的静态电流【liú】IQ是器件空载【zǎi】工作【zuò】时【shí】器件【jiàn】的接地电流 IGND。IGND 是 LDO 用来进行【háng】稳【wěn】压【yā】的电流。当IOUT>>IQ 时【shí】， LDO 的效率【lǜ】可用输出电压除以输入电压【yā】来近似地得到【dào】。然而，轻载【zǎi】时，必须将 IQ 计入效率计【jì】算中【zhōng】。具有较【jiào】低 IQ 的 LDO 其轻【qīng】载效率较高。轻载效率的提【tí】高对于【yú】 LDO 性能有负面影响。静态电流【liú】较高的 LDO 对于线路和负载的突然【rán】变化有更快的响应。

技巧二：采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可以用齐纳二极管和电阻做成简单的低成本【běn】 3.3V稳压器，如图 9-21 所示。在很多应用中，该电路【lù】可以替代 LDO 稳压【yā】器并【bìng】具成本【běn】效益。但是【shì】，这【zhè】种【zhǒng】稳【wěn】压【yā】器【qì】对负载敏感的程度要高【gāo】于 LDO 稳【wěn】压器。另外，它的能效较低【dī】，因为 R1 和 D1 始终【zhōng】有功耗【hào】。R1 限制【zhì】流入D1 和 PICmicro MCU的【de】电流，从而【ér】使【shǐ】VDD 保持【chí】在允许【xǔ】范围内。由于流经齐纳【nà】二极管【guǎn】的电流【liú】变化时，二极管的反向电【diàn】压也【yě】将发生改【gǎi】变，所以需要仔细考虑 R1 的值。

R1 的【de】选择依【yī】据是：在【zài】最大【dà】负【fù】载时——通常是在PICmicro MCU 运【yùn】行且驱动其输出【chū】为【wéi】高电平时——R1上的电【diàn】压降【jiàng】要足够低从【cóng】而使PICmicro MCU有足以维【wéi】持【chí】工作【zuò】所【suǒ】需的电压。同【tóng】时，在最小负载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳二极管的额定功率，也不超过【guò】 PICmicro MCU的最【zuì】大 VDD。

技巧三：采用3个整流二极管的更低成本供电系统

图 9-21 详细说明了一个采用【yòng】 3 个【gè】整流二极管的更低成【chéng】本稳【wěn】压器【qì】方案。

我们也【yě】可以把几个常规开关二【èr】极管串联【lián】起来，用其正【zhèng】向压降来降低进入【rù】的 PICmicro MCU 的【de】电压。这甚【shèn】至【zhì】比齐纳二极管稳压器【qì】的成本还要低【dī】。这种设计的电流消耗通【tōng】常【cháng】要比使用齐【qí】纳二极管【guǎn】的电路低。

所需二极管的【de】数量【liàng】根据所选用二极管的正向电压【yā】而变化【huà】。二【èr】极管 D1-D3 的【de】电【diàn】压降是【shì】流经这些二【èr】极管【guǎn】的【de】电流【liú】的函数。连接 R1 是为了避免在负载最【zuì】小时——通常是 PICmicro MCU 处于复位或休【xiū】眠状【zhuàng】态时——PICmicro MCU VDD 引脚上的电压超【chāo】过PICmicro MCU 的最大 VDD 值。根【gēn】据其【qí】他连接至【zhì】VDD 的电路，可以提高R1 的阻值，甚至也可能完全不需要 R1。二极管【guǎn】 D1-D3 的选择依据是【shì】：在最【zuì】大【dà】负载时——通常是 PICmicro MCU 运【yùn】行且驱动其输【shū】出【chū】为高【gāo】电平时——D1-D3 上的【de】电压降要【yào】足够【gòu】低从而能【néng】够满【mǎn】足 PICmicro MCU 的最低 VDD 要求。

技巧四：使用开关稳压器，从5V电源向3.3V系统供电

如图 9-21 所示，降压【yā】开关稳压【yā】器是一种【zhǒng】基于电感的【de】转换【huàn】器，用来把输入电压源降低至幅值较低的输出电压。输【shū】出稳压是通【tōng】过【guò】控【kòng】制 MOSFETQ1 的导通（ON）时【shí】间来实现的。由于 MOSFET 要么处于低阻【zǔ】状【zhuàng】态，要么处于高阻状态（分【fèn】别为【wéi】 ON 和OFF），因【yīn】此【cǐ】高输【shū】入源电压能【néng】够高【gāo】效率地转换成较低【dī】的【de】输出电压。

当 Q1 在这两种状态期间时，通过平衡【héng】电感的【de】电【diàn】压【yā】- 时间，可【kě】以建立输入和输出电【diàn】压之【zhī】间的关系。

对于 MOSFET Q1，有下式：

在选【xuǎn】择电感的值【zhí】时，使电感的最【zuì】大峰 - 峰纹波电流等【děng】于最大负载电流【liú】的百【bǎi】分之十的电感值，是个【gè】很好的初始选【xuǎn】择。

在选择输出电容值时，好的初值是：使 LC 滤波器特【tè】性阻抗等于负载电【diàn】阻。这样在满载工作【zuò】期间【jiān】如【rú】果突然卸【xiè】掉负载，电压过冲能处于可接受范围之【zhī】内。

在选【xuǎn】择二极管 D1 时，应选择【zé】额定电流足够大的元件【jiàn】，使之【zhī】能【néng】够承受【shòu】脉冲周【zhōu】期【qī】 （IL）放电期间的电感电流【liú】。

数字连接

在【zài】连接两个工作电压【yā】不同的器件【jiàn】时，必须要知道【dào】其各自的输出、输入阈值。知道【dào】阈值之后【hòu】，可根据应用的其他需求选择器件的连【lián】接方法。表【biǎo】 9-21 是本文档所【suǒ】使用的【de】输出【chū】、输入阈值。在设计连【lián】接时，请务必参考制造商的数据手册以【yǐ】获得【dé】实际的【de】阈值电平。

技巧五：3.3V →5V直接连接

将 3.3V 输【shū】出连接到 5V 输入【rù】最简单、最理想的方【fāng】法是直接连接【jiē】。直接连接需【xū】要满足以下【xià】 2 点要求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够使用这种【zhǒng】方法的【de】例子之一是将 3.3V LVCMOS输出连【lián】接【jiē】到 5V TTL 输【shū】入。从表 9-21 中所给出的值可以清【qīng】楚地【dì】看到上述要【yào】求均满足。

3.3V LVCMOS 的 VOH （3.0V）大于 5V TTL 的VIH （2.0V）且 3.3V LVCMOS 的 VOL （0.5V）小于 5V TTL 的VIL （0.8V）。

如果这【zhè】两个【gè】要求得不到【dào】满足，连接两个部分时就需要额外的电路。可【kě】能的解【jiě】决方案请参阅技巧 6、7、 8 和 13。

技巧六：3.3V→5V使用MOSFET转换器

如果 5V 输入的 VIH 比 3.3V CMOS 器件的 VOH 要高，则驱动【dòng】任何这样的 5V 输【shū】入就需要【yào】额外的电【diàn】路。图 9-21 所示为低【dī】成本的双【shuāng】元【yuán】件解【jiě】决方案。

在选择 R1 的阻值时【shí】，需要【yào】考虑两个参数，即：输入的开关【guān】速度和 R1 上【shàng】的电流消耗。当把输入从 0切换到 1 时【shí】，需【xū】要计【jì】入因 R1 形成的【de】 RC 时间常数而导致的输入上升时间、 5V 输入的输入容抗以【yǐ】及【jí】电【diàn】路板上任【rèn】何的杂散电容。输入开【kāi】关速度可通【tōng】过【guò】下式计算：

由于输入容抗和电路板上的杂散电容是固定的，提高输入开关速度的惟一途【tú】径是降低 R1 的阻【zǔ】值【zhí】。而降低 R1 阻值【zhí】以获【huò】取更短的开关时间，却是【shì】以增【zēng】大5V 输入为低电【diàn】平时的【de】电流消耗为代【dài】价【jià】的。通常，切换到 0 要比切换【huàn】到【dào】 1 的速度快得多，因【yīn】为【wéi】 N 沟道 MOSFET 的导【dǎo】通电阻要远小于 R1。另外【wài】，在选择【zé】 N 沟道【dào】 FET 时，所选 FET 的 VGS 应低于【yú】3.3V 输出的 VOH。

技巧七：3.3V→5V使用二极管补偿

表 9-21 列出了【le】 5V CMOS 的【de】输入电压阈值、 3.3VLVTTL 和 LVCMOS 的输出驱动【dòng】电压。

从【cóng】上表看出【chū】， 5V CMOS 输入的高、低输入电【diàn】压阈值【zhí】均比 3.3V 输出的阈值高约一伏【fú】。因此，即使来【lái】自 3.3V 系【xì】统的【de】输出能够被补【bǔ】偿，留给噪声或【huò】元件容【róng】差的余地也【yě】很小或者没有【yǒu】。我们需要的是能够补偿输出并加【jiā】大【dà】高低输出电压【yā】差的【de】电路。

输【shū】出电【diàn】压规范确定后，就已经假定：高输出驱动的是输出【chū】和【hé】地【dì】之间的负载，而低输【shū】出驱【qū】动【dòng】的【de】是 3.3V和输出之间的负载。如果高电【diàn】压阈值的负载实【shí】际上是在【zài】输出和 3.3V 之间的话，那么输出【chū】电压实际上要高得多【duō】，因为拉高【gāo】输【shū】出的【de】机制是负载电阻，而【ér】不是输出三极管。

如【rú】果【guǒ】我们设计一个二极管补偿电路 （见图 9-21），二极管 D1 的正向电压【yā】 （典型值 0.7V）将会【huì】使【shǐ】输出【chū】低电压上升【shēng】，在 5V CMOS 输入【rù】得到 1.1V 至1.2V 的【de】低电压【yā】。它安【ān】全地处于【yú】 5V CMOS 输【shū】入的低输入电压【yā】阈值之下。输出高电压由上【shàng】拉电阻和【hé】连至3.3V 电【diàn】源的二极管 D2 确定。这【zhè】使得输出高电压大约比 3.3V 电源高 0.7V，也就是 4.0 到 4.1V，很安全地在 5V CMOS 输入阈值 （3.5V）之上【shàng】。

注：为了【le】使电【diàn】路工作正常，上【shàng】拉电阻必须显著小于【yú】 5V CMOS 输入【rù】的输【shū】入电阻，从而【ér】避免【miǎn】由【yóu】于输入端电阻分压【yā】器效应而导致的输出电压【yā】下降。上拉电【diàn】阻【zǔ】还必须足够大，从而确保加载在【zài】 3.3V 输【shū】出上的电【diàn】流在器件规范之【zhī】内。

技巧八：3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相 （-）输入电压大于同相 （+）输【shū】入电【diàn】压时【shí】，比较器输【shū】出切换到 Vss。

• 同相 （+）输【shū】入端电【diàn】压【yā】大于反【fǎn】相 （-）输入电压时，比较器输【shū】出为高【gāo】电平。

为了保【bǎo】持 3.3V 输出的极性， 3.3V 输出【chū】必须连接到比较器的【de】同相输【shū】入端。比较器的反相输【shū】入连接到【dào】由 R1 和 R2 确【què】定的参考电【diàn】压处，如图【tú】 9-21 所【suǒ】示。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的逻辑【jí】电平。对于【yú】3.3V 输出【chū】，反相【xiàng】电压应该置于VOL 与VOH之间【jiān】的中点电压。对于 LVCMOS 输出，中点【diǎn】电压为【wéi】：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经过适当连接后的【de】运算放大器可【kě】以用作比较器，以将 3.3V 输入信号转换为 5V 输出【chū】信号【hào】。这是【shì】利用【yòng】了比【bǐ】较器的【de】特性，即：根据 “反相【xiàng】”输入【rù】与【yǔ】 “同相”输入之间的压差幅【fú】值【zhí】，比【bǐ】较器迫使输出为高（VDD）或低 （Vss）电【diàn】平。

注：要使运算放大器在 5V 供电【diàn】下正常工作，输【shū】出【chū】必须具有轨【guǐ】到轨驱动能【néng】力。

技巧九：5V→3.3V直接连接

通常 5V 输出的 VOH 为 4.7 伏【fú】， VOL 为【wéi】 0.4 伏；而通常 3.3V LVCMOS 输入的 VIH 为【wéi】 0.7 x VDD， VIL为 0.2 x VDD。

当 5V 输出【chū】驱【qū】动为【wéi】低时，不会有问【wèn】题，因为 0.4 伏的输出小于 0.8 伏【fú】的输入【rù】阈值。当【dāng】 5V 输出为【wéi】高时， 4.7 伏的 VOH 大于 2.1 伏 VIH，所以，我【wǒ】们可以直接【jiē】把两个引脚相【xiàng】连，不会有冲突，前提是3.3V CMOS 输出【chū】能【néng】够耐受 5 伏电【diàn】压。

如果 3.3V CMOS 输入不【bú】能耐受 5 伏电压，则将出现问题【tí】，因为超出【chū】了输入的【de】最大电【diàn】压规范【fàn】。可能【néng】的解决方案请参见技巧 9-21。

技巧十：5V→3.3V使用二极管钳位

很多厂商都使用钳位二极管来保护器件的 I/O 引脚，防止【zhǐ】引【yǐn】脚上的【de】电压超过最【zuì】大允许电压规范。钳位二极管使引脚上的【de】电【diàn】压不会低于 Vss 超过一个二极管压降，也不会高于 VDD 超过一个二【èr】极管【guǎn】压【yā】降【jiàng】。要使用【yòng】钳【qián】位二极管来保护输入【rù】，仍然要关注流经钳位【wèi】二【èr】极管【guǎn】的电【diàn】流。流经【jīng】钳位【wèi】二极【jí】管的电流应该始终比较【jiào】小 （在微安数量级上）。如果流经钳位二极管的电【diàn】流过【guò】大，就存在部【bù】件闭锁的危险。由于5V 输出【chū】的源电阻通常【cháng】在 10Ω 左右，因【yīn】此仍需【xū】串【chuàn】联一个【gè】电【diàn】阻，限制流【liú】经钳【qián】位【wèi】二极【jí】管的【de】电流，如图 9-21所示。使用串联电阻的后果是降【jiàng】低【dī】了输【shū】入开关的速【sù】度，因为引脚 （CL）上构成了 RC 时间常数。

如果没有钳【qián】位【wèi】二极管，可以在电流中【zhōng】添加一个外部二【èr】极管【guǎn】，如图 9-21 所【suǒ】示。

技巧十一：5V→3.3V有源钳位

使用二极管钳位有【yǒu】一【yī】个【gè】问【wèn】题【tí】，即【jí】它将向【xiàng】 3.3V 电【diàn】源注【zhù】入电流。在具有高电【diàn】流 5V 输出且【qiě】轻载 3.3V 电源轨的设计中，这种电流注入可能会使 3.3V 电【diàn】源【yuán】电压超过 3.3V。为【wéi】了避免这个问题，可以用一个三【sān】极管来替代，三极管使【shǐ】过量的输出驱动电流流向地，而不是 3.3V 电【diàn】源。设【shè】计【jì】的电【diàn】路如图 9-21 所【suǒ】示。

Q1的基极-发射极结所【suǒ】起的作用与二极管钳位【wèi】电路中的二【èr】极管相同。区别在于，发射极电【diàn】流【liú】只有百分【fèn】之【zhī】几流出【chū】基极【jí】进入 3.3V 轨，绝【jué】大【dà】部分【fèn】电流都流向集电极，再从【cóng】集电【diàn】极无害地流入地。基极【jí】电流与集电极电流之比，由晶体管的电流【liú】增益决【jué】定【dìng】，通常【cháng】为10-400，取决于所使用的晶体管。

技巧十二：5V→3.3V电阻分压器

可以使用简单的电【diàn】阻分压【yā】器【qì】将 5V 器件的输出【chū】降低到适用于 3.3V 器件输入的电平。这种【zhǒng】接口的等效电路如图 9-21 所示【shì】。

通常，源电阻 RS非常小 （小【xiǎo】于 10Ω），如果选【xuǎn】择的 R1 远【yuǎn】大于 RS 的话，那么可以忽略 RS 对 R1 的【de】影响。在【zài】接收端【duān】，负载电【diàn】阻【zǔ】 RL 非常【cháng】大 （大于500 kΩ），如果选择【zé】的R2远小于RL的话【huà】，那【nà】么可以忽略 RL 对 R2 的影响。

在功耗【hào】和瞬态【tài】时间之【zhī】间存在取舍权衡。为了使接【jiē】口电流【liú】的功耗需【xū】求最小，串【chuàn】联电【diàn】阻 R1 和 R2 应尽可能大。但是，负载电容 （由杂散电容 CS 和 3.3V 器件【jiàn】的输入电容 CL 合成【chéng】）可能会对【duì】输入信号的【de】上升和下降时间产生不【bú】利影响。如果 R1 和【hé】 R2 过大，上升和【hé】下【xià】降时【shí】间可能会【huì】过【guò】长而无法接受。

如果忽略 RS 和 RL 的影【yǐng】响，则【zé】确定 R1 和【hé】 R2 的式子由下【xià】面的公式 9-21 给【gěi】出。

公式 9-21 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效计【jì】算来【lái】确定外【wài】加电压 VA 和【hé】串联【lián】电【diàn】阻 R。戴【dài】维宁等效计算定义为开【kāi】路电压除【chú】以短路【lù】电流。根【gēn】据公式【shì】 9-21 所【suǒ】施加的限制，对于图 9-21 所示电【diàn】路，确定的【de】戴维宁等效电阻 R 应为 0.66*R1，戴维【wéi】宁等效电压 VA 应为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 9-21 所示。

技巧十三：3.3V→5V电平转换器

尽管【guǎn】电平转换可【kě】以分立地进行，但通常使【shǐ】用集成【chéng】解决【jué】方【fāng】案较受欢迎。电平转换器【qì】的使用范围【wéi】比较广【guǎng】泛【fàn】：有单向和双向配【pèi】置、不同的电压转换和不【bú】同的速【sù】度，供用户选择【zé】最佳的解决方案。

器件【jiàn】之间的【de】板级通讯 （例【lì】如， MCU 至【zhì】外【wài】设）通过 SPI 或 I2C来进【jìn】行，这【zhè】是最常见的。对于SPI，使用单向电【diàn】平转换器比较【jiào】合适【shì】；对于 I2C，就需【xū】要使用双【shuāng】向解决方案。下【xià】面的图 9-21 显示了【le】这两种【zhǒng】解【jiě】决方案。

模拟

3.3V 至 5V 接口的最后一项【xiàng】挑战【zhàn】是如何【hé】转换模拟信号，使之【zhī】跨越电源障碍。低电【diàn】平信号可【kě】能不需【xū】要外部电路，但在 3.3V 与【yǔ】 5V 之间传【chuán】送信【xìn】号的系统则会受【shòu】到电源【yuán】变化【huà】的影响。例如，在 3.3V 系统中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转【zhuǎn】换的高，这是因为在 3.3V ADC 中，ADC 量程中更多的【de】部分用于转换。但另一方面【miàn】，3.3V 系【xì】统中相【xiàng】对较高的信号幅【fú】值，与系统较【jiào】低的【de】共模电压限制可能会发生冲突。

因此，为了【le】补偿上述差【chà】异【yì】，可能需要某种接口电路。本节【jiē】将【jiāng】讨论接口【kǒu】电路，以【yǐ】帮助缓和信号在不同电源之【zhī】间转换的【de】问题。

技巧十四：3.3V→5V模拟增益模块

从 3.3V 电源连接至 5V 时，需【xū】要提【tí】升模【mó】拟【nǐ】电压【yā】。33 kΩ 和 17 kΩ 电阻设定了运放的【de】增益，从而在两【liǎng】端均【jun1】使【shǐ】用满【mǎn】量程。11 kΩ 电阻限制了流回 3.3V 电路的电【diàn】流。

技巧十五：3.3V→5V模拟补偿模块

该模块用【yòng】于补偿【cháng】 3.3V 转换到 5V 的模拟电压。下【xià】面是将 3.3V 电源供【gòng】电的模拟电【diàn】压转【zhuǎn】换为由 5V电【diàn】源供电。右上方的 147 kΩ、 30.1 kΩ 电阻【zǔ】以【yǐ】及+5V 电源，等效于【yú】串联了 25 kΩ 电阻的【de】 0.85V 电压源。这个等效的【de】 25 kΩ 电阻、三个【gè】 25 kΩ 电阻以及运【yùn】放构成了增益【yì】为【wéi】 1 V/V 的差动放大器。0.85V等效电压源将出现在【zài】输入【rù】端的任何信【xìn】号向上平移【yí】相同的幅度；以 3.3V/2 = 1.65V 为中心的信【xìn】号将同时以 5.0V/2 = 2.50V 为【wéi】中【zhōng】心【xīn】。左上方的电阻限制【zhì】了来自【zì】 5V 电路的【de】电流。

技巧十六：5V→3.3V有源模拟衰减器

此技巧【qiǎo】使用运算放大器【qì】衰减【jiǎn】从 5V 至 3.3V 系【xì】统的【de】信号幅值。

要将【jiāng】 5V 模拟信【xìn】号转换为 3.3V 模拟信号，最简【jiǎn】单的方法是使【shǐ】用 R1:R2 比值为 1.7:3.3 的电【diàn】阻分压器。然而【ér】，这种方法存在一【yī】些【xiē】问题【tí】。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。

所需的运放电路是单位增益跟随器 （见图 9-21）。

电路输出电压与加在输入的电压相同。

为【wéi】了把 5V 信【xìn】号转换为【wéi】较低的 3V 信号，我【wǒ】们只要加上【shàng】电阻衰减器即可【kě】。

如果电阻分压器位于单【dān】位【wèi】增【zēng】益【yì】跟随器之前，那么将为 3.3V 电路提【tí】供【gòng】最【zuì】低【dī】的阻抗。此外【wài】，运放可以从3.3V 供电，这将节省一些功【gōng】耗。如果选择的 X 非常大的话， 5V 侧的功耗可以最大限度地减【jiǎn】小【xiǎo】。

如【rú】果衰减器【qì】位于单位增益跟随器【qì】之后，那【nà】么对【duì】 5V源而言就有最高的阻抗。运放必须从【cóng】 5V 供【gòng】电，3V 侧的【de】阻抗将取决于 R1||R2 的值。

技巧十七：5V→3.3V模拟限幅器

在【zài】将 5V 信号传【chuán】送【sòng】给 3.3V 系统【tǒng】时，有时可以将衰【shuāi】减用作增益。如果期【qī】望的信【xìn】号小于 5V，那么把信【xìn】号直接【jiē】送入 3.3V ADC 将【jiāng】产生较大的转换值。当信号接【jiē】近【jìn】 5V 时就会出现危险。所以【yǐ】，需要控制电【diàn】压越限的方法，同时不影响【xiǎng】正常范围中的电【diàn】压。这里【lǐ】将讨论三种实现方【fāng】法。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进行过电压【yā】钳位的最简单的方法，与将 5V 数字信号连接至 3.3V 数字信号的【de】简单方法完全相同。使用电阻和二极管，使【shǐ】过量电流流入 3.3V 电源。选用的电【diàn】阻值必须【xū】能够【gòu】保护二【èr】极【jí】管和 3.3V 电源，同时【shí】还不会对模拟性能【néng】造成负面影响【xiǎng】。如果 3.3V 电【diàn】源的【de】阻抗太低，那【nà】么这种类【lèi】型【xíng】的钳位可能致使3.3V 电源电压上升。即【jí】使 3.3V 电源有很好的【de】低阻抗，当二极管导通【tōng】时，以及在频率【lǜ】足够高【gāo】的情况【kuàng】下，当二极【jí】管没有【yǒu】导通时 （由于有跨越二极管【guǎn】的寄生【shēng】电容【róng】），此【cǐ】类钳位都将【jiāng】使输入信号向 3.3V 电源【yuán】施加噪【zào】声。

为了防止【zhǐ】输入信号【hào】对电源造成影响，或者为了使输入【rù】应对较大的瞬【shùn】态电流时更为【wéi】从容，对前述方法稍加变【biàn】化，改用【yòng】齐纳二【èr】极管。齐纳二极管的速度通常要比第【dì】一个电【diàn】路中所使用的快速信号二极管慢。不过【guò】，齐纳钳位一般来说更为结实，钳位【wèi】时不依赖【lài】于【yú】电源的特性参【cān】数。钳【qián】位的大小取【qǔ】决【jué】于流经二极管的电流。这【zhè】由 R1 的值【zhí】决定【dìng】。如【rú】果 VIN 源的输出阻【zǔ】抗足够大【dà】的【de】话【huà】，也可不需要【yào】 R1。

如果需要【yào】不依赖【lài】于电源的更为精【jīng】确的过电压钳位，可以使用运放来得到精密【mì】二极管【guǎn】。电路【lù】如图 9-21所【suǒ】示【shì】。运放补偿了二极管的正向【xiàng】压降【jiàng】，使得电压正好被【bèi】钳【qián】位在运放的同相输入端电源【yuán】电压【yā】上。如果运放【fàng】是轨【guǐ】到轨的话，可【kě】以用 3.3V 供【gòng】电。

由于钳位是通过运放来进行的，不会影响到电源。

运放不能改善低电压电【diàn】路中【zhōng】出【chū】现的阻抗，阻抗仍为【wéi】R1 加上【shàng】源电路阻抗。

技巧十八：驱动双极型晶体管

在驱动双极型晶体管时，基极 “驱动”电流【liú】和正向【xiàng】电【diàn】流增【zēng】益 （Β/hFE）将决定晶体管将【jiāng】吸纳多少电【diàn】流。如果晶体管被【bèi】单片机I/O 端口驱动，使用【yòng】端口电压和【hé】端【duān】口【kǒu】电流上限 （典【diǎn】型值 20 mA）来计算【suàn】基极驱动电【diàn】流。如【rú】果使用的【de】是【shì】 3.3V 技术【shù】，应改用阻值较小的基极【jí】电流限流电阻，以确保有足够的基极驱动电流【liú】使晶体管饱和。

RBASE的值【zhí】取决于【yú】单片【piàn】机【jī】电源电压。公式9-21 说明了如何计算【suàn】 RBASE。

如果将双极【jí】型晶体【tǐ】管【guǎn】用作开关，开启或关闭由单片机 I/O 端口引【yǐn】脚【jiǎo】控制的负载，应使【shǐ】用最小的 hFE规范和【hé】裕度，以确【què】保器件【jiàn】完全饱【bǎo】和。

3V 技术示例：

对【duì】于这两个示例【lì】，提高基极电流留【liú】出裕度是【shì】不错【cuò】的做法。将 1 mA 的基极电流驱动【dòng】至 2 mA 能确保【bǎo】饱和，但代价是提高【gāo】了输【shū】入功耗。

技巧十九：驱动N沟道MOSFET晶体管

在选择与 3.3V 单片机配合【hé】使用的【de】外部 N 沟道MOSFET 时【shí】，一定要小心。MOSFET 栅极阈值电压表明了器件【jiàn】完【wán】全饱【bǎo】和的能力。对于 3.3V 应用，所选 MOSFET 的额定导【dǎo】通电阻应针【zhēn】对 3V 或更小的栅极驱动电压【yā】。例如，对于具有 3.3V 驱动的100 mA负载，额定漏极电【diàn】流为250 μA的FET在栅【shān】极 - 源极施加 1V 电压时，不【bú】一【yī】定能提供满【mǎn】意的【de】结【jié】果。在从【cóng】 5V 转换到 3V 技术时【shí】，应仔细检【jiǎn】查栅极【jí】- 源极阈【yù】值和导【dǎo】通电阻特【tè】性【xìng】参【cān】数，如图 9-21 所示。稍微减少栅极【jí】驱动电压【yā】，可以显著减小漏电流【liú】。

对于 MOSFET，低阈值器件【jiàn】较【jiào】为常【cháng】见，其漏－源电压额【é】定值低于 30V。漏－源额定电【diàn】压【yā】大于 30V的 MOSFET，通常具有更高的阈值电【diàn】压 （VT）。

如表 9-21 所示，此 30V N 沟道 MOSFET 开【kāi】关的阈值电压是 0.6V。栅极【jí】施加 2.8V 的电压时【shí】，此MOSFET 的额定电【diàn】阻【zǔ】是 35 mΩ，因此，它【tā】非常适用于 3.3V 应用。

对于 IRF7201 数据手册中的【de】规范【fàn】，栅极阈值电压最小值规定为【wéi】 1.0V。这并不意味着器件可以【yǐ】用来在1.0V 栅 - 源电【diàn】压【yā】时开关电流，因为对于低于【yú】 4.5V 的VGS （th），没有说明规范。对于需要【yào】低开关电【diàn】阻的 3.3V 驱动的应用，不【bú】建议使用【yòng】 IRF7201，但它【tā】可以用于【yú】 5V 驱动应用。

审核编辑：汤梓红